@ RV-8803-C7のレジスタ構成
A 起動時にパワーオンリセット (POR)
起動時に自動でパワーオンリセットがかかりレジスタが初期化されます。
(パワーオンリセット、マニュアル26/74ページ)
(レジスタ初期値については マニュアル25/74ページ ご参照下さい)
B 時刻・年月日の設定(00h〜06h または 11h〜17h )
時刻・年月日のフォーマットは一般的なBCDフォーマットです。
秒、分、時、曜日、日、月、年(西暦)を書き込みます。
1/100秒カウンタレジスタ (10h)の値は読み込みのみです。
<時刻読出しのシーケンスについて>
@ 時刻読出しの際には 電圧低下検出フラッグビット(V1Fビット/V2Fビット)
を読込んで値の有効性を確認します。
→ 電圧低下が検出された場合は時刻の再設定が必要です。
A『分』の終わりの値の読み込み時の注意
『秒レジスタ』の読み取り値が "59秒"だった場合には、再度繰り返して秒レジスタを読み込んで比較することを推奨します。
1. 時刻・カレンダー情報を読み込みます。
2. 秒情報が "59秒"だった場合には再度繰り返し時刻・カレンダー情報を読み込みます。
3. 後から読み込んだ時刻の秒情報が"59秒"だった場合は, 最初の読込み値は正しい時刻情報です。
4. 後から読み込んだ値時刻の秒情報が進んでいた場合は, 時刻・カレンダー情報が最初の読込みの間でインクリメントしてしまって正しくない可能性があります。
その場合には後から読み込んだ時刻・カレンダー情報が間違いの無い正しい時刻情報です。
→ マニュアル 42/74ページ をご参照下さい。
C アラームの設定(08h〜0Ah または 18h〜1Ah )
アラームは『分、時、曜日または日(1〜31日)』で設定できます。
D カウントダウンタイマの設定(0Bh〜0Dh または 1Bh〜1Dh )
カウントダウンタイマのタイマ設定時間は以下になります。
タイマ設定時間 = (カウントダウン設定値)×(1÷タイマクロック周波数)
−カウンタ設定値 --- 0〜4095 の間
−タイマンクロック周波数 --- 4096Hz, 64Hz, 1Hz, 1/60Hz
∴ 設定可能なタイマ間隔 --- 最小値:244.14μs/最大値:4095分
E 時刻更新(毎秒または毎分)割込み信号の設定( 0Dhまたは 1Dh/Bit=5 )
毎秒または毎分の時刻更新割込み信号を設定できます。
F クロック出力の設定(0Bh〜0Dh または 1Bh〜1Dh )
※クロック出力が不要な場合は、消費電流を抑えるために CLKOE端子を Low としてクロック出力をオフにすることを推奨します。
→ RV-8803-C7 の消費電流 (CLKOUT オン・オフでの違い)
※ FDビット設定値とクロック出力周波数の関係
( FDビット : 0Dhまたは1Dh/Bit=3:2 )。
FD設定値 | 周波数 |
00 | 32.768kHz(デフォルト値) |
01 | 1024Hz |
10 | 1Hz |
11 | 32.768kHz |
G 外部イベント入力の設定(2Fh ) タイムスタンプ機能
EVI端子へ信号入力された割り込み信号発生及び発生時刻のタイムスタンプを取ることが出来ます。
イベント発生時の 『1/100秒カウンタ』及び『秒カウンタ』の値が 『20hレジスタ (1/100秒)』『21hレジスタ(秒)』へ書き込まれます。
またイベント発生(検出)時に『外部イベント割り込み信号』を出力させる設定が出来ます。
これによりイベント発生をマイコンに知らせてRTC内部のタイムスタンプを読み込ませることが出来ます。
@外部イベント入が発生し、EVI端子に外部信号が入力される
ARTC内部のメモリ(レジスタ)にタイムスタンプが記録されます。
B同時にINT端子からMCUに割込み信号を送ります。
(外部イベント入力割り込み信号出力を有効に設定しておきます)
C割り込み信号をトリガとしてMCU からリアルタイムクロック内部のタイムスタンプを読み込みます。
H 電圧低下検出フラグ (0Ehまたは 1Eh)
・ V2Fビット (0Ehまたは1Eh/ Bit=1 )
電圧低下により時計情報の精度が無効になった可能性がある場合にフラグが立ちます。
検出閾値は1.1〜1.3V (1.2V Typ.)。
・V1Fビット (0Ehまたは1Eh/ Bit=0)
電圧低下により温度補償動作が正しく行われなくなった可能性がある場合にフラグが立ちます。
検出閾値は1.1〜1.3V (1.2V Typ.)。
※起動時にはこれらのフラグが立っているので、起動直後のシーケンスでクリアしておく必要があります。
I クロック周波数オフセット設定 (2Ch)
( マニュアル22/74ページ 他関連ページ = 45/74ページ、47/74ページ)
1Hzクロックの偏差をオフセット設定するレジスタです。
※ 量産時に個別にオフセット設定することは現実的ではないため、特にオフセット設定はしないか、
またはリフローでの変動の平均的な値を見越した値(-0.5〜-1.0ppm程度など)をあらかじめf/wに設定します。
・オフセットビット(2Ch/Bit=5:0)の値とオフセット値
※0.238ppmステップの細かい設定が可能です。
オフセット設定値 | オフセット値 |
0x04 | +0.952ppm |
0x03 | +0.714ppm |
0x02 | +0.477ppm |
0x01 | +0.238ppm |
0x00 | 0.000ppm |
0x3F | -0.238ppm |
0x3E | -0.477ppm |
0x3D | -0.714ppm |
0x3C | -0.952ppm |
0x3B | -1.190ppm |
0x3A | -1.428ppm |
0x39 | -1.666ppm |
0x38 | -1.904ppm |
0x37 | -2.142ppm |
0x36 | -2.380ppm |
0x35 | -2.618ppm |
J RESET (リセット)ビットでの動作 ( 0Fh/Bit:0 または 1Fh/Bit:0)
ソフトウェアベースで時刻同期を取るための設定ビットです。
RESET ビットを"1"としてリセットが発生すると内部の時計はリセットがリリースされるまで停止します。
かつ 1/100秒カウンタは"00"にセットされます。
再度、時刻・年月日情報が書込まれて RESETビットをリリース("0"に書込み)すると時計動作を再開します。
1/100秒カウンタも"00"から動作を開始します。
K ERST(イベントリセット)ビットでの動作 ( 2Fh/Bit=0 )
ERSTビットが "1"に設定されると外部イベント入力時のキャプチャ(タイムスタンプ)、
及び1/100秒カウンタが"0" にリセットされます。
ERST(イベントリセット) では外部信号入力を基準として 1/100秒カウンタが"00"にリセットされるため、
上述の RESET(ソフトウェアリセット)に比べてソフトウェア処理の遅延誤差の無い精度の高い1/100カウンタリセットが行えます。
L 回路接続例
(マニュアル64/74ページ)
バックアップ電源接続を含めた回路接続例です。
@がリチウム一次電池の場合はBのダイオードが必要です。ダイオードは漏れ電流の少ないものをご使用下さい (BAS-70など)。@のバックアップ電池が積層セラミックコンデンサ、または2重層コンデンサ、2次電池の場合はBのダイオードは使用しません。 |
Aは2重層コンデンサ及びリチウム一次電池の保護抵抗です。使用するバックアップ電源の仕様に合わせて値を設定します。 |
CVdd端子のパスコンは0.01uF〜0.1uFをご使用下さい。 |
DVdd端子へのシリーズ抵抗は、マニュアル62/74ページ に記載の電源バックアップの切替時のVdd端子の電圧立下り/立上りのスルーレートが規定値を超えてしまう場合に調整のため必要になります。 |
E ダイオードは Vf が0.3V以下のもので、かつ漏れ電流の少ないものをご使用下さい。 ※ 推奨品番:BAS-70シリーズ (Diodes, Vishay 他) |
GSDA / SCL / INT端子は回路のVddラインへプルアップ接続して下さい。 |
※『EVI端子』を使用しない場合は GND接続としフロートにはしないで下さい。
(フロート状態のままにすると数μAなど消費電流電流が大幅に増えてしまう場合があります)
※ 設計・開発時にご不明な点がございましたら、お気軽に 弊社のサポート窓口へお問合せ下さい。